Laboratornaya_rabota3_DM

Лабораторная работа №3

Синтез и исследование комбинационных схем.

Задание на лабораторную работу:
Для заданной ФАЛ f(x1,x2,x3,x4), принимающей значения 1 на наборах построить таблицу истинности.( см. таблица 1 ).
Необходимо для данной ФАЛ f(x1,x2,x3,x4 )найти ее ДСНФ.
Используя метод Квайна, необходимо найти МДНФ функции f(x1,x2,x3,x4).
Используя метод Квайна-Мак-Класски, необходимо найти МДНФ функции f(x1,x2,x3,x4).
Сравнить МДНФ, полученные двумя методами.
Для полученной ДСНФ и МДНФ построить схему, используя двухвходовые элементы И, ИЛИ и одновходовый элемент НЕ.

ФАЛ f(x1,x2,x3,x4), принимающей значения 1 на наборах
Таблица 1
№ варианта
Наборы


1
3, 8, 9, 10, 12, 13, 15.


2
0, 5, 8, 9, 10, 12, 13, 15.


3
0,
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·
·Существует следующая классификация логических (электронных) схем [8].
В зависимости от выходного сигнала, все электронные схемы мо жно разбить на две группы:
первого рода, содержащие комбинационные схемы – схемы, выходной сигнал в которых зависит только от состояния входов (наличия входных сигналов) в каждый момент времени;
Необходимо для данной ФАЛ f(x1,x2,x3) найти ее ДСНФ,КСНФ,ПСНФ,ЭСНФ,2) второго рода, содержащие накапливающие схемы (элементы памяти) – схемы, выходной сигнал в которых зависит как от входных сигналов в данный момент времени, так и от состояния схемы и в предыдущие моменты времени.
По количеству входов и выходов делятся на:
1) 1+1 – 1 вход и 1 выход;
2) n+1 – n входов и 1 выход;
3) 1+ n – 1 вход и n выходов;
4) n+m – n входов и m выходов.
Любая ЭВМ состоит из комбинации схем первого и второго родов разной сложности.
Простейшие логические схемы:


Дизъюнкция Конъюнкция Инверсия Импликация
Определение. Логический оператор схемы – это элементарная логическая функция, с помощью которой описывается работа схемы в целом.
Различные электронные схемы или их комбинации на логическом уровне могут быть описаны с помощью логических операторов. Такое операторное описание электронных схем позволяет абстрагироваться от физической природы конкретных электронных элементов и осуществлять их анализ. При этом оказывается, что для анализа не обязательно иметь саму схему. Для того, чтобы получить значение функции на выходе какой-либо схемы, достаточно записать эту зависимость в виде логических операторов, связанных между собой в соответствии с выполняемой функцией.
Анализ схемы производят в два этапа.
1. Из вспомогательной схемы удаляются все вспомогательные элементы, не влияющие на логику работы системы.
2. Через логические операторы выражают все элементы схемы, получают логическое уравнение, которое является моделью функции, выполняемой схемой, затем его упрощают и переходят к схематическому изображению.
Пример 1.
В результате анализа упростить следующую схему:
13 EMBED Equation.3 1415

13 EMBED Equation.3 1415 13 EMBED Equation.3 1415

Запишем ФАЛ и упростим ее:
13 EMBED Equation.3 1415
После упрощения получим:

13 EMBED Equation.3 1415
13 EMBED Equation.3 1415
13 EMBED Equation.3 1415

Задачу синтеза электронных схем можно сформулировать следующим образом: при заданных входных переменных и известной выходной функции, спроектировать логическое устройство, которое реализует эту функцию. При этом могут быть наложены дополнительные ограничения либо в виде системы логических элементов, либо по количеству логических операторов и т. д. Обычно, решая задачи анализа и синтеза, используют полные базисы функций. При этом любую логическую функцию, входящую в базис, сопоставляют с некоторым физическим элементом, в результате логическую схему можно заменить структурной схемой, состоящей из физических элементов. Таким образом, удается соединить математическую задачу синтеза логической схемы с инженерной задачей проектирования электронной схемы. При разработке электронной схемы за основные критерии принимают минимум аппаратуры, минимум типов применяемых элементов и максимум надежности. С точки зрения математической логики, задачи синтеза решаются при обеспечении минимального числа логических операторов, минимального количества типов логических операторов. В общем случае при синтезе электронной схемы соблюдается следующая последовательность:
1. Составление математического описания, адекватно отображающего процессы, происходящие в схеме (система логических уравнений).
2. Анализ логических уравнений и получение минимальной формы для каждого из них в заданном базисе.
3. Переход от логических уравнений к логической схеме, посредством применения логических операторов.
Рассмотрим основные классы электронных схем.
Электронные схемы с одним выходом. Это наиболее простые схемы, основная сложность при синтезе этих схем – найти выражение для выходной функции в заданном базисе.
Пример 2.
Синтезировать схему одноразрядного двоичного сумматора методом декомпозиции в базисе 13 EMBED Equation.3 1415.
Составим таблицу истинности:
13 EMBED Equation.3 1415
13 EMBED Equation.3 1415
13 EMBED Equation.3 1415
13 EMBED Equation.3 1415
13 EMBED Equation.3 1415

0
0
0
0
0

0
0
1
1
0

0
1
0
1
0

0
1
1
0
1

1
0
0
1
0

1
0
1
0
1

1
1
0
0
1

1
1
1
1
1


где 13 EMBED Equation.3 1415– переменные, 13 EMBED Equation.3 1415- сумма в 13 EMBED Equation.3 1415-ом разряде, 13 EMBED Equation.3 1415– перенос из младшего разряда в старший, 13 EMBED Equation.3 1415 – перенос из старшего разряда.
Составим ДСНФ: 13 EMBED Equation.3 1415.
13 EMBED Equation.3 1415.
Составим диаграмму Вейча для Сi:

13 EMBED Equation.3 1415
13 EMBED Equation.3 1415
13 EMBED Equation.3 1415
13 EMBED Equation.3 1415

13 EMBED Equation.3 1415

1

1

13 EMBED Equation.3 1415
1

1



13 EMBED Equation.DSMT4 1415
13 EMBED Equation.DSMT4 1415
13 EMBED Equation.DSMT4 1415
13 EMBED Equation.DSMT4 1415



Составим диаграмму Вейча для Пi:

13 EMBED Equation.3 1415
13 EMBED Equation.3 1415
13 EMBED Equation.3 1415
13 EMBED Equation.3 1415

13 EMBED Equation.3 1415
1
1
1


13 EMBED Equation.3 1415

1




13 EMBED Equation.DSMT4 1415
13 EMBED Equation.DSMT4 1415
13 EMBED Equation.DSMT4 1415
13 EMBED Equation.DSMT4 1415



В результате минимизации получим:
13 EMBED Equation.DSMT4 1415
13 EMBED Equation.DSMT4 1415

13 EMBED Equation.3 1415 13 EMBED Equation.3 1415 Пi-1




Ci





Пi

Синтез схем при использовании этого метода не всегда дает оптимальное решение.
Электронные схемы с несколькими выходами. Задача синтеза схемы n входами и k выходами отличается от задачи синтеза k схем с n входами и одним выходом тем, что при решении необходимо исключить дублирование в k схемам синтезируемых функций.


1

&

1

1

&

1


&

1





1

&

1

1

&

&

1

&

1

&

1

&

&

1

1










Root EntryEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation NativeEquation Native

Приложенные файлы

  • doc 17416195
    Размер файла: 171 kB Загрузок: 0

Добавить комментарий